ASIC

ASIC

ASIC即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 目前用CPLD（复杂可编程逻辑器件）和 FPGA（现场可编程逻辑门阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。

简介

目前，在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路发明于上世纪70年代，发明者为杰克·基尔比(基于锗(Ge)的集成电路)和罗伯特·诺伊思(基于硅(Si)的集成电路)。

集成电路规模越大，组建系统时就越难以针对特殊要求加以改变为解决这些问题。所以就出现了以用户参加设计为特征的专用集成电路 (ASIC)，它能实现整机系统的优化设计，性能优越，保密性强。专用集成电路可以把分别承担一些功能的数个，数十个，甚至上百个通用中，小规模集成电路的功能集成在一块芯片上，进而可将整个系统集成在一块芯片上，实现系统的需要。它使整机电路优化，元件数减少，布线缩短，体积和重量减小，提高系统可靠性。 

特点

ASIC 的特点是面向特定用户的需求，品种多、 批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、 功耗更低、可靠性提高、性能提高、保密性增强、 成本降低等优点。 

ASIC与功能安全

由于ASIC的便利性和良好的可靠性，逐渐越来越多的应用于安全相关产品的设计开发，如智能的安全变送器、安全总线接口设备或安全控制器。然而，由于不同于传统的模拟电路或一般IC，如何评价ASIC的功能安全性，包括当ASIC集成到产品开发时，如何评价产品的功能安全性，逐渐成为了一个新的问题和热点。ASIC有其自身的一些复杂性特点。例如一块ASIC上可能有上亿个MOS管，每个MOS管都有可能发生失效，如何判断和控制这些失效时功能安全需要考虑的问题：又如ASIC设计过程中需要利用Verilog等专用工具，如何评价这些工具的适用性，以及对开发流程的质量控制等也是需要解决的问题。 

在2010年，功能安全基础标准IEC61508发布了第二版：IEC61508—2010：ED2．0。其中对于采用ASIC进行安全相关系统开发进行了详细的规定，包括定义了ASIC的生命周期模型，建议了针对ASIC控制故障和避免失效的要求。

定制

ASIC分为全定制和半定制。全定制设计需要设计者完成所有电路的设计，因此需要大量人力物力，灵活性好但开发效率低下。如果设计较为理想，全定制能够比半定制的ASIC芯片运行速度更快。半定制使用库里的标准逻辑单元(Standard Cell)，设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核，这些逻辑单元已经布局完毕，而且设计得较为可靠，设计者可以较方便地完成系统设计。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。

FPGA是ASIC的近亲，一般通过原理图、VHDL对数字系统建模，运用EDA软件仿真、综合，生成基于一些标准库的网络表，配置到芯片即可使用。它与ASIC的区别是用户不需要介入芯片的布局布线和工艺问题，而且可以随时改变其逻辑功能，使用灵活。

全定制设计

全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。

由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。全定制设计要求：全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成；常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计；布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。

半定制设计方法

半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。

基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(CellbasedIC)。

基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。半定制相比于全定制，可以缩短开发周期，降低开发成本和风险。

设计过程

首先，需要对ASIC进行内部功能模块的划分，使每个功能模块实现相应的功能。各个功能模块连接到一起形成整个ASIC电路。第二，根据功能模块的划分，按照功能和接口要求，采用硬件描述语言 (HDL)进行模块的逻辑设计，形成寄存器传输级(RTL)代码。第三，’针对ASIC规格书的功能和时序要求，采用现场可编程逻辑门阵列 (FPGA)原型或者软件仿真的方式，编写测试代码或者测试激励，进行逻辑验证，并确保逻辑设计完全符合设计要求。第四，将RTL代码通过逻辑综合工具映射到相应的工艺库上，进行布局布线等版图设计，完成时序验证和收敛，形成用于投片生产的版图数据。